作者Lary (PTTuser)
看板Electronics
标题Re: [问题] 请问MOS的SIZE
时间Fri Sep 11 17:26:43 2009
※ 引述《wwwok (勇敢的坚持下去)》之铭言：
: 踏入类比领域大概一年了
: 才发现东西越来越多不会阿
: 最近在做电路的时候
: 突然想到现在设计的W/L是最好的吗
: 以前我总是设计到能小则小
: 不过最近又K了点书 发现书上许多SIZE都设计的很大(W=10u以上)
: 像我之前的TWOSTAGEOP 输入对W差不多才4u
: 所以说想请问一下各位大大
: 究竟SIZE的设计取决於什麽呢？
: 又以OP来说好了 SIZE设计对於OP的考量因素有哪些呢？
我进analog IC设计也不久
不过还是提供个人浅见
首先要决定你的Vdsat的range
因为Vdsat = Vgs-Vth (约略)
所以Vsat在100~300 mV为佳(针对我自己使用的0.18制程)
小於100mV元件不是strong inversion
大於300mV则元件的电子速度会接近saturation velocity
决定Vdsat後再根据你要的耗电流与想得到的gm决定你的device size
东调西调来得到gm与current符合你的要求且Vdsat合理者
最後考虑process variation
因为variation和W*L开根号成正比(须参考fab资料)
所以在W/L已经决定的情况下选择一个OK的length
(太小有variaion 太大占面积 请用Monte-Carlo决定)
如果是高频电路也要考虑一下layout後的parasitic效应
会否因为device太大而挂点
这是我个人选择device size的方法
当然不同电路会有不同的考量
希望对你有帮助
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.113.228.149
1F：推 wwwok:推 感谢大大的解说 对我帮助很大^^ 09/12 00:04
2F：推 bb7:想问一下如果是.35um呢?..vdsat理想范围大概落在哪边? 09/12 09:20
3F：→ Lary:这你要去看一下TSMC的参数 最小大概是Vds-Vth>100~150 mV 09/12 11:55
4F：→ Lary:这样确保device在strong inversion 最大可能要看TSMC Vgs-Vth 09/12 11:56
5F：→ Lary:多大时电子会接近saturation velocity 09/12 11:56
6F：推 yingda1004:请问在不同的制程如何辨别Vod要多少才是strong invers? 09/12 12:07
7F：→ yingda1004:和Vod大於多少才会饱和??是要自己再去跑单颗的特性图吗 09/12 12:08
8F：→ yingda1004:还是制程文件中会有?可以请问一下吗??感谢! 09/12 12:09
9F：→ yingda1004:再请问一下.若非在Strong或速度已经饱和会有什麽影响? 09/12 12:10