作者Shiva (Shiva)
看板Electronics
標題[問題] post-simulation的performance應該掉很多嗎？
時間Wed Sep 9 21:23:41 2009
小弟最近練習做一顆簡單的two stage OP(就是smith電子學第九章一開始講的那種類型)
把design的流程跑一遍
畫完layout，drc、lvs也都通過了，pex( R+C+CC )抓完後跑post-simulation
發現一件很奇怪的事..
post-simulation的performance竟然和pre-simulation只差一點點而已...
5個corner都是如此，真的只有差"一點點"而已 @@
dc gain完全沒掉，3db-frequency反而上升了0.00x kHz左右
而phase margin只掉了 0.0xx度
因為第一次畫layout，想說應該performance會很慘
(聽說RF MOS裡pcell的畫法比較好，所以我layout時是參考RF的方法很仔細的畫，
但再怎麼說也不敢預期performance會只差一點點)
現在看到這結果，實在很無言，但我是照著流程在跑，應該步驟沒做錯...
請問這樣看來，是不是我在pex或post-simulation有做錯的可能性很大呢？
好迷惘 Q_Q
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.169.180
1F：推 ilovecatch:負載掛多少 09/09 21:57
2F：→ Shiva:pre-sim和post-sim都是掛10pF 09/09 22:59
3F：推 kk123:check 一下包含寄生電容寄生電阻的檔案，看一下單位有沒有錯 09/09 23:06
4F：→ kk123:我遇過寄生電容抽出來後，多乘一個 f(10^-15) 09/09 23:06
5F：→ Lary:我的經驗是RF ckt比較會差很多 op頻率很低 寄生電容影響不大 09/09 23:51
6F：→ Shiva:k大指的是什麼檔案呢？我看pex產生的一個schematic檔內的寄 09/10 00:38
7F：→ Shiva:生電容大多是a(10^-18)；寄生電阻大多是m(10^-3) 09/10 00:40
8F：→ Shiva:要怎麼知道是否有 "多乘一個 f(10^-15)" 呢？ 09/10 00:40
9F：→ Shiva:我設計出來的整個電路3dB頻率只有數kHz而已 09/10 00:41
10F：→ Shiva:我是用TSMC .18裡的baseband MOS，但仿照RF MOS的layout法， 09/10 00:42
11F：→ Shiva:這樣真的會使寄生效應影響很小嗎？ 09/10 00:43
12F：推 cty:數kHz應該影響不大 09/10 09:50
13F：推 juc:這的確要看你OP的頻寬而定 09/10 11:17
14F：→ Lary:你把寄生電容帶到1/(sC)裡算一下 比op阻抗大很多的話就沒影響 09/10 17:41
15F：推 erfdcn:如果模塊很小的﹐差別應該很小的。寄生電容一般fF級別 09/10 21:17
16F：推 juc:應該要說你的寄生電容造成的pole和你的dominant pole的級別 09/10 22:56
17F：→ juc:10p算是很大的負載了 你的寄生效應要造成comparable的pole不易 09/10 22:58
18F：→ juc:又Rout*(CL+Cp_out)如果跟Rout*(CL)相距不大 頻寬也不會差太多 09/10 23:01
19F：→ lovelupo:你design的bandwidth操作很低頻，所以也難看出差異. 09/10 23:09
20F：→ Shiva:感謝各位解答，也許我下次做高頻一點試看看 09/12 19:24
21F：→ Shiva:但是考慮寄生效應後，3dB頻率反而增加了，這是有可能的嗎？ 09/12 19:24