※ 引述《comarocker (就這樣結束了嗎?)》之銘言： : ※ 引述《proach (pazroach)》之銘言： : : 除了開 asic 之外，有興趣自己兜一組嗎？ : : http://www.onsemi.com/PowerSolutions/parametrics.do?id=237 : : 我對於onsemi持續開發 discrete ECL logics這件事很有興趣， : : 網頁上列出規格標示 10GHz D-FF, 還有 3GHz JKFF : : 如果你有辦法解決 PCB上的 signal integrity大麻煩， : : 應該有機會做到 1GHz 8bits counter吧？ : : however, debug and verification 都是超大麻煩。 : : 如果作出來了可以跟大家分享一下心得嗎？ :D : 目前我是傾向使用Full Cutstom Design來製作 : 因為我是個小小的煙酒生 : 可以跟下線取得晶片量測 : 只是網路上找了許久似乎找不到相關的資料 : 主要都是以Divider為主 : 所以才想上來詢問大家的意見 : 是否能夠給個方向讓小弟有個頭緒 : 目前有試用T Flip Flop兜起來的同步計數器 : 不過可能是因為傳輸延遲的關系 : 做到4位元的時候，MSB的動作就不正常了 : 麻煩版友不吝提供意見囉 : 當然我有什麼發現也會上來回報的 : PS.補充一下，製程是0.35um 規格為1GHz，8位元 : 有什麼需要說明的再麻煩版友提醒了… 你的要求, 現有 CIC cell-based design kits 已經足夠 若只要求同步計數, 剛好手邊有 13-order primitive polynomail (mod 2^13-1) 無聊設計一下, 結束前端驗證 (linting, dc, pt, gate-level pre-sim) 不到半小時 1GHz 合成, STA reporting 約 10% timing slack (Artisan-TSMC CL013G, WC) 所以走 cell-based flow, 這是 30分內可以結束的事, FYI -- ※ 編輯: colinshih 來自: 122.116.45.31 (07/23 19:29)