※ 引述《comarocker (就这样结束了吗?)》之铭言： : ※ 引述《proach (pazroach)》之铭言： : : 除了开 asic 之外，有兴趣自己兜一组吗？ : : http://www.onsemi.com/PowerSolutions/parametrics.do?id=237 : : 我对於onsemi持续开发 discrete ECL logics这件事很有兴趣， : : 网页上列出规格标示 10GHz D-FF, 还有 3GHz JKFF : : 如果你有办法解决 PCB上的 signal integrity大麻烦， : : 应该有机会做到 1GHz 8bits counter吧？ : : however, debug and verification 都是超大麻烦。 : : 如果作出来了可以跟大家分享一下心得吗？ :D : 目前我是倾向使用Full Cutstom Design来制作 : 因为我是个小小的烟酒生 : 可以跟下线取得晶片量测 : 只是网路上找了许久似乎找不到相关的资料 : 主要都是以Divider为主 : 所以才想上来询问大家的意见 : 是否能够给个方向让小弟有个头绪 : 目前有试用T Flip Flop兜起来的同步计数器 : 不过可能是因为传输延迟的关系 : 做到4位元的时候，MSB的动作就不正常了 : 麻烦版友不吝提供意见罗 : 当然我有什麽发现也会上来回报的 : PS.补充一下，制程是0.35um 规格为1GHz，8位元 : 有什麽需要说明的再麻烦版友提醒了… 你的要求, 现有 CIC cell-based design kits 已经足够 若只要求同步计数, 刚好手边有 13-order primitive polynomail (mod 2^13-1) 无聊设计一下, 结束前端验证 (linting, dc, pt, gate-level pre-sim) 不到半小时 1GHz 合成, STA reporting 约 10% timing slack (Artisan-TSMC CL013G, WC) 所以走 cell-based flow, 这是 30分内可以结束的事, FYI -- ※ 编辑: colinshih 来自: 122.116.45.31 (07/23 19:29)