各位大大好.. 小弟有一個模擬上的問題....我用spice模擬mos cap 也就是Cgs Cgd Cgg...等... 但是我發現一個很奇怪的問題...我嘗試模擬了TSMC 0.13um 90nm 65nm三種製程... 但是卻發現模擬的電容值有出入.... 首先是0.13um模擬，這個完全沒問題.... 以NMOS CGD為例 .print ncgd = par('cgdbo(mn)')可以列出電容值... 然後給定MOS所要的偏壓值在輸出的lis檔裡面會跑出下面電容值.... cdtot 3.3856f 3.3902f cgtot 14.5785f 14.3782f cstot 15.1810f 14.5780f cbtot 5.8524f 6.1752f cgs 13.3900f 12.4011f cgd 1.3387f 1.5331f 這會和你用.print列出來的電容值如果是CGD的話會相同.....TSMC 0.13um的情況下... 但是同樣的模擬檔案...如果我換成90nm or 65nm的話.... 使用.print所列出來的電容Cgtot or Cgd和在lis裡面的... 就都會不一樣...而且還差很多Cgd可能只有0.1f左右... 但是lis檔案列出來的cgd卻是1.3387f.......0.18um我也嘗試過也不會有這個問題... 目前TSMC 90nm and 65nm都會有這個情形產生.... 有人知道為什麼的嗎? 還是要額外再.option上面多下什麼指令呢? 麻煩大家了.... 以上，感謝。 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.96.158.64