作者jordanplus (想飛)
看板Electronics
標題Re: [問題] 關於design compiler TSMC .18合成的問題
時間Mon Jul 6 12:01:17 2009
我試了一下
DC 0809 SP-5
合出來似乎沒有你說的現象.....
照理應該會直接把clk接CPN
1.可能是你的LIB沒有這種有CPN的CELL
2.把你的NETLIST and synthesis script PO上來看看
module TEST ( H, clk, reset, H_new );
input H, clk, reset;
output H_new;
DFNSND1 H_new_reg ( .D(H), .CPN(clk), .SDN(reset), .Q(H_new), .QN() );
endmodule
※ 引述《naruhina (科科勒~~)》之銘言：
: 最近在跑合成時
: 發現到DFF用negedge trigger會有問題
: 如下面所寫的code
: module DFF (H,clk,reset,H_new);
: input H,clk,reset;
: output H_new;
: reg H_new;
: always @ (negedge clk or negedge reset)
: begin
: if (reset==1'b0)
: H_new<=1'b1;
: else
: H_new<=H;
: end
: endmodule
: 我發現到合成出來的檔案
: 除了flip-flop外 還會加入一堆DLY4X1的硬體
: 如果是用posedge clk的話 合出來是正常的
: 就算我新生一個clk_bar把clk反向
: 並將clk_bar改成posedge trigger
: 合出來的硬體還是會像原先用negedge clk一樣會多了一些DLY4X1的硬體
: 由於我需要negedge trigger的function
: 但在合成時卻無法正確合出來
: 請問該問題該如何解決
: 謝謝
--
20080628 後山埤二號出口 故事就從這裡開始....
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.66.243.96
1F：推 naruhina:感謝回答 我用別人的script檔就合的出來 07/08 10:24
2F：→ naruhina:可能是我script哪邊有問題吧 07/08 10:24