作者zxvc (修行)
看板Electronics
標題[討論] Verilog HDL - What's next?
時間Fri Feb 20 08:31:16 2009
今天去Wikipedia[1]看到一句話：
IEEE P1364 – Working group for Verilog (inactive).
也就是說似乎Verilog HDL以後不會再更新了，而取而代之的是SystemVerilog：
IEEE P1800 – Working group for SystemVerilog (replaces above).
我到今天才終於了解為什麼IEEE 1364那麼久沒出新版，
原來是被SystemVerilog取代了。
制定Verilog標準的Group也確實這麼說[2]：
The IEEE 1364 group is no longer active; its work has been taken over by the
IEEE P1800 standards group, ...
其實我很早就知道System level的設計將會取代Logic level的設計。
因為依據IC設計發展的歷史，設計層級是愈來愈抽象化(愈來愈不牽涉實際硬體)，
System level就是比Logic level更高一層的抽象化。
如果不跟上時代學些System level新東西，很可能未來就會被淘汰。
不過現在System level的設計方法還在未定之天，各家有各家的設計方法。
我也常在猶豫到底要學System C還是SystemVerilog、誰會成為主流？
不過從最近的形勢看來System C好像較佔上峰...
References:
[1]
http://en.wikipedia.org/wiki/Verilog
[2]
http://www.verilog.com/IEEEVerilog.html
--
西方三聖：
http://p8.p.pixnet.net/albums/userpics/8/3/553683/1193661731.jpg
《佛說阿彌陀經》
http://web.cc.ncu.edu.tw/~93501025/amtf.doc
十一面觀音咒：
http://file.buda.idv.tw/music/DBZFY04.mp3
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.220.219
1F：→ yehsd:System C 和 System Verilog 目前並無交集, 所以誰也無法 02/26 05:49
2F：→ yehsd:取代對方.... 02/26 05:50
3F：→ yehsd:System C 需要的是 high-level synthesis 02/26 05:52
4F：→ yehsd:System Verilog 需要的是 HW/SW co-simulation 02/26 05:53
5F：→ yehsd:也許當這兩者都有做到時, 才會開始有 race 02/26 05:54