作者zxvc (修行)
看板Electronics
标题[讨论] Verilog HDL - What's next?
时间Fri Feb 20 08:31:16 2009
今天去Wikipedia[1]看到一句话：
IEEE P1364 – Working group for Verilog (inactive).
也就是说似乎Verilog HDL以後不会再更新了，而取而代之的是SystemVerilog：
IEEE P1800 – Working group for SystemVerilog (replaces above).
我到今天才终於了解为什麽IEEE 1364那麽久没出新版，
原来是被SystemVerilog取代了。
制定Verilog标准的Group也确实这麽说[2]：
The IEEE 1364 group is no longer active; its work has been taken over by the
IEEE P1800 standards group, ...
其实我很早就知道System level的设计将会取代Logic level的设计。
因为依据IC设计发展的历史，设计层级是愈来愈抽象化(愈来愈不牵涉实际硬体)，
System level就是比Logic level更高一层的抽象化。
如果不跟上时代学些System level新东西，很可能未来就会被淘汰。
不过现在System level的设计方法还在未定之天，各家有各家的设计方法。
我也常在犹豫到底要学System C还是SystemVerilog、谁会成为主流？
不过从最近的形势看来System C好像较占上峰...
References:
[1]
http://en.wikipedia.org/wiki/Verilog
[2]
http://www.verilog.com/IEEEVerilog.html
--
西方三圣：
http://p8.p.pixnet.net/albums/userpics/8/3/553683/1193661731.jpg
《佛说阿弥陀经》
http://web.cc.ncu.edu.tw/~93501025/amtf.doc
十一面观音咒：
http://file.buda.idv.tw/music/DBZFY04.mp3
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.115.220.219
1F：→ yehsd:System C 和 System Verilog 目前并无交集, 所以谁也无法 02/26 05:49
2F：→ yehsd:取代对方.... 02/26 05:50
3F：→ yehsd:System C 需要的是 high-level synthesis 02/26 05:52
4F：→ yehsd:System Verilog 需要的是 HW/SW co-simulation 02/26 05:53
5F：→ yehsd:也许当这两者都有做到时, 才会开始有 race 02/26 05:54