作者xzcvb (再拼一下)
看板Electronics
標題Re: [問題] 在LAYOUT時如何使電晶體更加"耐壓"
時間Tue Jan 27 00:36:47 2009
※ 引述《cty (cty)》之銘言：
: 假設今天.35製程電晶體VGS 或 VDS 最大可耐壓5V
: 想請教LAYOUT時該怎麼做才能使電晶體VGS和VDS耐壓至10V以上?
: 感謝!
Overdrive是個常遇到的問題 不過5V OD到10V
坦白講有點超過.
12V以上大概不用看了 5V OD 12V成功機率低.
先看一看5V device Breakdown voltage 有沒有10V以上.
印象中大約落在 11-12V附近.
(NMOS/PMOS都要看)
A. On-time需求：
(1): 10V是常態性的偏壓
--> 想辦法對Fab要求調新的device吧, 5V元件去操常態性的10V風險太高
並不是非選 DDD結構不可.
--> 新元件要等model 生出來呦. 幾個月跑不掉. 項目F也要看.
(2): 10V是瞬間性或工作時間很短的情形
--> 有機會用5V IO device去操 但reliability小心.
B. 如果A是(2) 再弄清楚電壓源的電流能力：
(1): 電壓源的電流能力很大(例如>1uA)
--> 較危險 如果是極短時間的高偏壓
也不宜弄太高. 最好 <8V
(2): 電壓源的電流能力很小(例如<1nA)
--> 較OK, 一般不會立即燒死.
不過有風險可能被hot carrier慢慢弄死.回到 A (1)&(2) on-time問題.
C. 如果要5V device來操 10V
BV vs Channel length trend 的data要拿到
--> 用來決定channel length.
不要以為BV與L無關...
D. Gate Oxide Integrity問題
Gate Oxide >8.0MV/cm的電場強度不要去玩.
E. Model 準確度的問題
OD一定會衍生model 不準的問題
-->要求量 10V 的IV curve疊model讓你看.
F. Field device問題
去要一下field device的field threshold
10V有機會會有field turn on.
會有額外的device leakage貢獻.
(一樣NMOS/PMOS都要看, poly gate /M1 gate 共四種 都要看.)
使用上5V操到10V即使可行 也不要用在類比應用
Gds很糟的.
--
每一個問題還可以看情形展開成數個問題
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.120.36.75
1F：→ xzcvb:另外可以考慮使用DONUT device/Draw back 等等結構. 01/27 00:41
2F：→ xzcvb:OD的問題要夠強的foundry interface 去談比較穩當. 01/27 00:49
3F：→ xzcvb:因為OD並不是個輕鬆玩玩的問題. 01/27 00:49
※ 編輯: xzcvb 來自: 122.120.36.75 (01/27 00:55)
4F：推 cty:感謝熱心回答!雖然不能完全理解XD，在Level shifter遇到的問題 01/27 02:03
5F：→ cty:是數位的 :P 想請教一下你提到的C點，是指L越大越能耐壓嗎? 01/27 02:07
6F：→ xzcvb:L大可以避開punch through的breakdown. 但是L大到一定程度 01/27 08:51
7F：→ xzcvb:就不再有貢獻. 01/27 08:54
8F：推 moonls:推好文 01/27 12:48