※ 引述《circularssk (想一輩子被妳跟)》之銘言： : ※ 引述《garyk (開學勒..)》之銘言： : : 最近要設計一個 : : Rail to Rail OTA : : 不知道有沒有大大設計過 : : 能幫助我 或者提供我資料 : : 或者能告訴我怎麼設計 : : 因為我再設計時 : : 不能把所有電晶體 調進去飽和 : : 不知道有沒有大大能幫我 : : 電路圖如下 : : http://www.wretch.cc/album/show.php?i=garyk0204&b=1&f=1935898095&p=0 : : 謝謝 : 我隨便分析一下 : 左半部的確是目的只是給偏壓沒錯, : 理論上只要給M9.10 M13.14各一 偏壓V1 V2 : 如果你做電路有10個OP,那不是要多拉出20pin去給,cost太高,失敗!! : 所以只要給一個電流源可以輕易的mirror給10個OP,只要給他一個PIN.....離題太多! : 假設M28傳給M20 gate端飽和 ifM17.15.5.7.8 size相同,則所攜帶電流相同, : 此點電壓代表 定電流, : 此電壓經17.18.24告訴13.14.25(假設size同)你們在此定電流下應該偏壓多少, : 目的在於給適當偏壓增加輸出ro,此三顆要注意動態範圍, : 同理此電壓經15.16.22.23告訴23.26你們在相同電流源下,應該要有多少適當偏壓, : 當23.24 gate電壓確定, : 終於可以跟19說,在此電流下,你偏壓應該多少,傳給16.18.9.10(size同) : 當左半部每個gate電壓確定後, : 在分析右邊電路,因為5.6.7.8每個電壓物理意義都為同一電流, : 9.10.13.14在左邊也被確定,唯一不確定是11.12 gate電壓, : 但只剩一個未知數下,他會被自動偏壓在適當位置, : 如果你每一層(每一橫排)size都相同的話,11和23 gate電壓 應該會差不多, : 除暸1~4之外,應該每層size最好相同, : 若要不同 那比例關係要想清楚! 我懶的想了!! 看到這裡，由小弟補充講一下，參考看看 基本上左邊偏壓電路circularssk大大已經說的很完整 我講一下右邊電路的部份， OPA第一級輸入級由NMOS&PMOS 兩對Differential Input以達到rail-to-rail 在OPA第二級(M7 M8 M9 M10 M11 M12 M13 M14)由兩對輸入級共用 這種方式在這種電路上很常見。 共用的好處有使整顆OPA的耗電量降低，因為不分開做就減少電流量， 並也可減少晶片的面積 另外，第二級應該是電子學的Floating-cascode(電子學很久沒翻，如果沒記錯的話..) 這部份用cascode是用來增加輸出ro以加強DC Gain(circularssk大有提到) 再看由電路圖上，第二級的上半部(M7 M8 M9 M10)是由左半部以提供固定偏壓 提供固定偏壓的用意，我個人的看法是可以讓設計者容易控制這級的static current 下半部就是簡單的Self-Bias， 話說回來，很多設計這種OPA的電路 基本上大部份在第二級電路 不管上下半部都會做成Self-Bias 這考量到是這顆OPA若是接成unit-gain-buffer的Slew-Rate， 這一部份對於設計OPA的類比工程師，是難免會加以考量進去的 至少，我做的過程我會想到這個問題(但也或許我還太嫩喔..) 不過不過，Self-Bias就是較不好控制這級的static current 從這電路看來，就要判斷你要把這顆OPA怎麼應用， 看應用的需求再決定輸出級到底是要固定偏壓或是採用Self-bias 至於你提到無法把電晶體操作到Sat. 這部分真的是如circularssk所說 "調OP不是天份和運氣....是靠興趣和努力!" 畢竟電晶體W/L要如何選擇真的是要花功夫下去的 多設計幾種不同架構的OPA 就會開始慢慢對調W/L有感覺的 最後，澄清一下 你的電路圖正確應是Rail-to-Rail OPA 不是你所說的Rail-to-Rail OTA 差一個字母，就是不同的電路，操作原理當然也就不同囉。 以上內容參考參考啦~~~ --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 219.70.219.249