※ 引述《circularssk (想一辈子被你跟)》之铭言： : ※ 引述《garyk (开学勒..)》之铭言： : : 最近要设计一个 : : Rail to Rail OTA : : 不知道有没有大大设计过 : : 能帮助我 或者提供我资料 : : 或者能告诉我怎麽设计 : : 因为我再设计时 : : 不能把所有电晶体 调进去饱和 : : 不知道有没有大大能帮我 : : 电路图如下 : : http://www.wretch.cc/album/show.php?i=garyk0204&b=1&f=1935898095&p=0 : : 谢谢 : 我随便分析一下 : 左半部的确是目的只是给偏压没错, : 理论上只要给M9.10 M13.14各一 偏压V1 V2 : 如果你做电路有10个OP,那不是要多拉出20pin去给,cost太高,失败!! : 所以只要给一个电流源可以轻易的mirror给10个OP,只要给他一个PIN.....离题太多! : 假设M28传给M20 gate端饱和 ifM17.15.5.7.8 size相同,则所携带电流相同, : 此点电压代表 定电流, : 此电压经17.18.24告诉13.14.25(假设size同)你们在此定电流下应该偏压多少, : 目的在於给适当偏压增加输出ro,此三颗要注意动态范围, : 同理此电压经15.16.22.23告诉23.26你们在相同电流源下,应该要有多少适当偏压, : 当23.24 gate电压确定, : 终於可以跟19说,在此电流下,你偏压应该多少,传给16.18.9.10(size同) : 当左半部每个gate电压确定後, : 在分析右边电路,因为5.6.7.8每个电压物理意义都为同一电流, : 9.10.13.14在左边也被确定,唯一不确定是11.12 gate电压, : 但只剩一个未知数下,他会被自动偏压在适当位置, : 如果你每一层(每一横排)size都相同的话,11和23 gate电压 应该会差不多, : 除了1~4之外,应该每层size最好相同, : 若要不同 那比例关系要想清楚! 我懒的想了!! 看到这里，由小弟补充讲一下，参考看看 基本上左边偏压电路circularssk大大已经说的很完整 我讲一下右边电路的部份， OPA第一级输入级由NMOS&PMOS 两对Differential Input以达到rail-to-rail 在OPA第二级(M7 M8 M9 M10 M11 M12 M13 M14)由两对输入级共用 这种方式在这种电路上很常见。 共用的好处有使整颗OPA的耗电量降低，因为不分开做就减少电流量， 并也可减少晶片的面积 另外，第二级应该是电子学的Floating-cascode(电子学很久没翻，如果没记错的话..) 这部份用cascode是用来增加输出ro以加强DC Gain(circularssk大有提到) 再看由电路图上，第二级的上半部(M7 M8 M9 M10)是由左半部以提供固定偏压 提供固定偏压的用意，我个人的看法是可以让设计者容易控制这级的static current 下半部就是简单的Self-Bias， 话说回来，很多设计这种OPA的电路 基本上大部份在第二级电路 不管上下半部都会做成Self-Bias 这考量到是这颗OPA若是接成unit-gain-buffer的Slew-Rate， 这一部份对於设计OPA的类比工程师，是难免会加以考量进去的 至少，我做的过程我会想到这个问题(但也或许我还太嫩喔..) 不过不过，Self-Bias就是较不好控制这级的static current 从这电路看来，就要判断你要把这颗OPA怎麽应用， 看应用的需求再决定输出级到底是要固定偏压或是采用Self-bias 至於你提到无法把电晶体操作到Sat. 这部分真的是如circularssk所说 "调OP不是天份和运气....是靠兴趣和努力!" 毕竟电晶体W/L要如何选择真的是要花功夫下去的 多设计几种不同架构的OPA 就会开始慢慢对调W/L有感觉的 最後，澄清一下 你的电路图正确应是Rail-to-Rail OPA 不是你所说的Rail-to-Rail OTA 差一个字母，就是不同的电路，操作原理当然也就不同罗。 以上内容参考参考啦~~~ --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 219.70.219.249