作者haosan (K211)
看板Electronics
標題[問題] verilog寫pipeline出現ㄧ堆warning
時間Thu Jan 8 13:14:41 2009
※ [本文轉錄自 C_and_CPP 看板]
作者: haosan (K211) 看板: C_and_CPP
標題: [問題] verilog寫pipeline出現ㄧ堆warning
時間: Thu Jan 8 12:44:07 2009
小弟不知道ptt哪裡可以問verilog
所以在這裡發問 若違版規告知 自d
軟體是用ISE8.2
error
ERROR:Pack:198 - NCD was not produced. All logic was removed from design.
This
warning
<EXMEM1/R2data_out_0> is unconnected in block <pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_1> is unconnected in block
<pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_2> is unconnected in block
<pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_3> is unconnected in block
<pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_4> is unconnected in block
<pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_5> is unconnected in block
<pipeline>.
不只錯EXMEM 其他 IFID IDEX MEMWB regfile 也都錯一樣的
pipeline副程式的EXE/MEM register:(input /output宣告不附上)
always@(posedge clk)begin
pcsrc_out=pcsrc;
memtoreg_out=memtoreg;
memwrite_out=memwrite;
regwrite_out=regwrite;
branchpc_out=branchpc;
aluresult_out=aluresult;
R2data_out=R2data;
signex8_out=signex8;
Rdaddr_out=Rdaddr;
end
在pipeline主程式裡 直接引用:
EXMEM EXMEM1(.clk(clk),.pcsrc(pcsrc2),.memtoreg(memtoreg_ex),.memwrite(memwrite_ex),.regwrite(regwrite_ex),.branchpc(PC_4),
.aluresult(ALUresult_1),.R2data(R2data_2),.signex8(signex8_2),.Rdaddr(Rd_1),
.pcsrc_out(pcsrc2_mem),.memtoreg_out(memtoreg_mem),.memwrite_out(memwrite_mem),.regwrite_out(regwrite_mem),.branchpc_out(PC_5),
.aluresult_out(ALUresult_2),.R2data_out(R2data_3),.signex8_out(signex8_3),.Rdaddr_out(Rd_2));
為什麼會有些錯誤跟警告?還有如何解決?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.208.131
1F：推 bobhsiao:有電機版 Electronics 可以問看看 01/08 13:09
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.208.131
2F：推 arclitetank:摸摸你的code 你真的有接上去嗎 01/08 14:35
3F：推 tkhan:posedge clk裏面請用<= 01/08 17:51
4F：推 sasako:請練習讀一下warning的訊息 應該沒這麼難吧.. 01/08 19:39
5F：→ sasako:PO了一些令我看到就想放棄去trace的code 學著把問題整理好 01/08 19:41
6F：→ sasako:且那個error的問題好像很嚴重 先解決掉他吧 01/08 19:45
7F：→ sasako:All logic was removed from design.看起來不太妙= =" 01/08 19:46
8F：→ haosan:我以為error是沒有input output上網找了幾個網站 01/08 21:43
9F：→ haosan:也沒有很確切的資訊 warning 是指電路都沒有連接在一起嗎 01/08 21:44
10F：→ haosan:可是我確實連接好了阿 01/08 21:44
11F：→ sasako:同學 tool出問題的機率很小 先懷疑自己的code吧 01/08 22:15
12F：→ sasako:debug就是這樣累積經驗的 01/08 22:15
13F：→ sasako:搞不好用NCverilog作compile 可能也會出現warning 01/08 22:18
14F：→ sasako:總之debug的工作除非是身旁的好朋友 不然很少人會去幫忙 01/08 22:21
15F：→ sasako:作苦工.. 01/08 22:22
17F：→ sasako:以上是一套幫助debug的課程 個人覺得會的話非常實用 01/08 22:27
18F：→ sasako:看你老闆願不願意花錢讓你去CIC上課 寒假課程應該快報名了 01/08 22:29
19F：→ haosan:問題已解決 感謝三位大大 01/08 22:49
20F：推 moonls:我沒看到內文有懷疑tool的感覺阿? ~ XDD 01/08 23:10
21F：推 jbc77728:咦 這是？？ 計組作業嗎 01/10 22:43