作者haosan (K211)
看板Electronics
标题[问题] verilog写pipeline出现ㄧ堆warning
时间Thu Jan 8 13:14:41 2009
※ [本文转录自 C_and_CPP 看板]
作者: haosan (K211) 看板: C_and_CPP
标题: [问题] verilog写pipeline出现ㄧ堆warning
时间: Thu Jan 8 12:44:07 2009
小弟不知道ptt哪里可以问verilog
所以在这里发问 若违版规告知 自d
软体是用ISE8.2
error
ERROR:Pack:198 - NCD was not produced. All logic was removed from design.
This
warning
<EXMEM1/R2data_out_0> is unconnected in block <pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_1> is unconnected in block
<pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_2> is unconnected in block
<pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_3> is unconnected in block
<pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_4> is unconnected in block
<pipeline>.
WARNING:Xst:1291 - FF/Latch <EXMEM1/R2data_out_5> is unconnected in block
<pipeline>.
不只错EXMEM 其他 IFID IDEX MEMWB regfile 也都错一样的
pipeline副程式的EXE/MEM register:(input /output宣告不附上)
always@(posedge clk)begin
pcsrc_out=pcsrc;
memtoreg_out=memtoreg;
memwrite_out=memwrite;
regwrite_out=regwrite;
branchpc_out=branchpc;
aluresult_out=aluresult;
R2data_out=R2data;
signex8_out=signex8;
Rdaddr_out=Rdaddr;
end
在pipeline主程式里 直接引用:
EXMEM EXMEM1(.clk(clk),.pcsrc(pcsrc2),.memtoreg(memtoreg_ex),.memwrite(memwrite_ex),.regwrite(regwrite_ex),.branchpc(PC_4),
.aluresult(ALUresult_1),.R2data(R2data_2),.signex8(signex8_2),.Rdaddr(Rd_1),
.pcsrc_out(pcsrc2_mem),.memtoreg_out(memtoreg_mem),.memwrite_out(memwrite_mem),.regwrite_out(regwrite_mem),.branchpc_out(PC_5),
.aluresult_out(ALUresult_2),.R2data_out(R2data_3),.signex8_out(signex8_3),.Rdaddr_out(Rd_2));
为什麽会有些错误跟警告?还有如何解决?
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.115.208.131
1F：推 bobhsiao:有电机版 Electronics 可以问看看 01/08 13:09
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.115.208.131
2F：推 arclitetank:摸摸你的code 你真的有接上去吗 01/08 14:35
3F：推 tkhan:posedge clk里面请用<= 01/08 17:51
4F：推 sasako:请练习读一下warning的讯息 应该没这麽难吧.. 01/08 19:39
5F：→ sasako:PO了一些令我看到就想放弃去trace的code 学着把问题整理好 01/08 19:41
6F：→ sasako:且那个error的问题好像很严重 先解决掉他吧 01/08 19:45
7F：→ sasako:All logic was removed from design.看起来不太妙= =" 01/08 19:46
8F：→ haosan:我以为error是没有input output上网找了几个网站 01/08 21:43
9F：→ haosan:也没有很确切的资讯 warning 是指电路都没有连接在一起吗 01/08 21:44
10F：→ haosan:可是我确实连接好了阿 01/08 21:44
11F：→ sasako:同学 tool出问题的机率很小 先怀疑自己的code吧 01/08 22:15
12F：→ sasako:debug就是这样累积经验的 01/08 22:15
13F：→ sasako:搞不好用NCverilog作compile 可能也会出现warning 01/08 22:18
14F：→ sasako:总之debug的工作除非是身旁的好朋友 不然很少人会去帮忙 01/08 22:21
15F：→ sasako:作苦工.. 01/08 22:22
17F：→ sasako:以上是一套帮助debug的课程 个人觉得会的话非常实用 01/08 22:27
18F：→ sasako:看你老板愿不愿意花钱让你去CIC上课 寒假课程应该快报名了 01/08 22:29
19F：→ haosan:问题已解决 感谢三位大大 01/08 22:49
20F：推 moonls:我没看到内文有怀疑tool的感觉阿? ~ XDD 01/08 23:10
21F：推 jbc77728:咦 这是？？ 计组作业吗 01/10 22:43