作者peliuya (偽美少女學園長)
看板Electronics
標題[問題] xilinx spartan3e kit
時間Mon Jan 5 21:18:32 2009
我使用spartan 3e 此塊模擬板作為控制平台，
其中使用一外部輸入訊號到I/O，並對偵測其正緣時做後續處理。
但是 Implement design 時，translate 和 map 沒問題
place & route 時卻發生了error:
A clock IOB / clock component pair have been found that are not placed at an
optimal clock IOB /
請問我該如何解決這個問題？
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.118.202.20
1F：→ occy5:必須要特定的IO接腳才能當作Clock的輸入 01/05 22:56
2F：→ occy5:或者是在環境變數裡面可以設定取消此項檢查 01/05 22:56