作者peliuya (伪美少女学园长)
看板Electronics
标题[问题] xilinx spartan3e kit
时间Mon Jan 5 21:18:32 2009
我使用spartan 3e 此块模拟板作为控制平台，
其中使用一外部输入讯号到I/O，并对侦测其正缘时做後续处理。
但是 Implement design 时，translate 和 map 没问题
place & route 时却发生了error:
A clock IOB / clock component pair have been found that are not placed at an
optimal clock IOB /
请问我该如何解决这个问题？
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.118.202.20
1F：→ occy5:必须要特定的IO接脚才能当作Clock的输入 01/05 22:56
2F：→ occy5:或者是在环境变数里面可以设定取消此项检查 01/05 22:56