作者circularssk (想一輩子被妳跟)
看板Electronics
標題Re: [問題] 比較器設計
時間Sat Nov 22 16:57:04 2008
※ 引述《srandom (hello, world)》之銘言：
: 我想要設計一個在 1ns 之內可以判別出來大約 1.5mV 的比較器
: 是採用 pre-amp 加上 latch
: 我知道 pre-amp 是把 輸入訊號稍微放大讓 latch 能夠快速比出
: 並且能隔絕kickback noise gain 大約在 4~10
: 但是 latch 有沒有一個設計的流程或大概的想法呢
: (例如說 W or L 怎麼設計 ?)
: 我知道像 OP 可以由規格推出偏壓電流、補償電容等
: latch 設計有沒有類似像這樣的一個過程呢 ?
: 因為我之前都是用亂調出來的，也不知道如果想要再讓latch速度更快一點
: 該怎麼調 size
: 謝謝~
先說我沒設計過latch的比較器,
但書上看過一點架構略之點皮毛,
首先,如果在.18架構下,誤差1.5mV是輕而易舉達到的事情,
光Vth就可能達到這誤差,且模擬是無法發現的,
更何況其他layout上的不匹配,如果做的是中,高頻更麻煩,
做latch目的就我所知是要隔離雜訊,做那麼小會不會雜訊無法被隔離?
至於你說的速度更快,是減少ro和寄生電容不錯的選擇,前提是你gain不能衰減,
你說能在1ns內完成比較動作,假設ro=100K,我猜寄生電容剩幾十f,
由此可知size(W*L)一定都很小,若L已經最小,W過大增加C,太小影響gain,
此路要施主自行去try,
ro=1/入*I,增加I來減少ro似乎剩這招,但犧牲電流和動態範圍,自己要斟酌!
若只是要模擬秀秀圖倒是沒差, 若要真的下線,mismatch要夠強,
不然只是跑開心的!
以上只是小弟胡亂打一篇! 見笑了!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.73.239.5
1F：推 srandom:超感謝分享~ 輸出點為了讓RC小速度快 size是都很小沒錯 11/22 23:02
2F：→ srandom:但是如果是輸出的differential pair呢? 為了讓gain大 11/22 23:03
3F：→ srandom:W加大，這樣變成上面是大size的電晶體 下面接著小size電晶 11/22 23:05
4F：→ srandom:體，這樣會很奇怪嗎?此外這樣電晶體也是應該都操作在 11/22 23:08
5F：→ srandom:saturation region嗎? 第二行打錯了，是輸入differential 11/22 23:09
6F：→ srandom:pair 再次感謝~ 11/22 23:10
7F：→ pow:推ro=1/入*I 厲害厲害 11/23 00:19
8F：→ circularssk:第二三行看不懂,有電路圖嘛不然怎分析？ 11/23 11:48
9F：→ circularssk:你可以看上面幾篇bbyan寫的,超棒 11/23 12:10
11F：→ srandom:像上面那篇報告第五頁右下角那個比較器INp 和INn設計的準 11/23 12:59
12F：→ srandom:則是什麼呢？是size大好讓他的gain較大這樣子嗎？ 11/23 13:01
13F：→ srandom:然後上面的意思是說 如果是size大了話，那大size的input 11/23 13:04
14F：→ srandom:differential pair加上小size的正回授電路，這樣會很奇怪 11/23 13:05
15F：→ srandom:嗎 XD 不好意思麻煩您了 11/23 13:05
16F：→ rexluo:誰說latch MOS要操作在saturation?1G comparator只要製程夠 11/23 21:45
17F：→ rexluo:夠好.不會太難做.倒是怎麼做offset calibration比較麻煩. 11/23 21:46