作者circularssk (想一辈子被你跟)
看板Electronics
标题Re: [问题] 比较器设计
时间Sat Nov 22 16:57:04 2008
※ 引述《srandom (hello, world)》之铭言：
: 我想要设计一个在 1ns 之内可以判别出来大约 1.5mV 的比较器
: 是采用 pre-amp 加上 latch
: 我知道 pre-amp 是把 输入讯号稍微放大让 latch 能够快速比出
: 并且能隔绝kickback noise gain 大约在 4~10
: 但是 latch 有没有一个设计的流程或大概的想法呢
: (例如说 W or L 怎麽设计 ?)
: 我知道像 OP 可以由规格推出偏压电流、补偿电容等
: latch 设计有没有类似像这样的一个过程呢 ?
: 因为我之前都是用乱调出来的，也不知道如果想要再让latch速度更快一点
: 该怎麽调 size
: 谢谢~
先说我没设计过latch的比较器,
但书上看过一点架构略之点皮毛,
首先,如果在.18架构下,误差1.5mV是轻而易举达到的事情,
光Vth就可能达到这误差,且模拟是无法发现的,
更何况其他layout上的不匹配,如果做的是中,高频更麻烦,
做latch目的就我所知是要隔离杂讯,做那麽小会不会杂讯无法被隔离?
至於你说的速度更快,是减少ro和寄生电容不错的选择,前提是你gain不能衰减,
你说能在1ns内完成比较动作,假设ro=100K,我猜寄生电容剩几十f,
由此可知size(W*L)一定都很小,若L已经最小,W过大增加C,太小影响gain,
此路要施主自行去try,
ro=1/入*I,增加I来减少ro似乎剩这招,但牺牲电流和动态范围,自己要斟酌!
若只是要模拟秀秀图倒是没差, 若要真的下线,mismatch要够强,
不然只是跑开心的!
以上只是小弟胡乱打一篇! 见笑了!!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 203.73.239.5
1F：推 srandom:超感谢分享~ 输出点为了让RC小速度快 size是都很小没错 11/22 23:02
2F：→ srandom:但是如果是输出的differential pair呢? 为了让gain大 11/22 23:03
3F：→ srandom:W加大，这样变成上面是大size的电晶体 下面接着小size电晶 11/22 23:05
4F：→ srandom:体，这样会很奇怪吗?此外这样电晶体也是应该都操作在 11/22 23:08
5F：→ srandom:saturation region吗? 第二行打错了，是输入differential 11/22 23:09
6F：→ srandom:pair 再次感谢~ 11/22 23:10
7F：→ pow:推ro=1/入*I 厉害厉害 11/23 00:19
8F：→ circularssk:第二三行看不懂,有电路图嘛不然怎分析？ 11/23 11:48
9F：→ circularssk:你可以看上面几篇bbyan写的,超棒 11/23 12:10
11F：→ srandom:像上面那篇报告第五页右下角那个比较器INp 和INn设计的准 11/23 12:59
12F：→ srandom:则是什麽呢？是size大好让他的gain较大这样子吗？ 11/23 13:01
13F：→ srandom:然後上面的意思是说 如果是size大了话，那大size的input 11/23 13:04
14F：→ srandom:differential pair加上小size的正回授电路，这样会很奇怪 11/23 13:05
15F：→ srandom:吗 XD 不好意思麻烦您了 11/23 13:05
16F：→ rexluo:谁说latch MOS要操作在saturation?1G comparator只要制程够 11/23 21:45
17F：→ rexluo:够好.不会太难做.倒是怎麽做offset calibration比较麻烦. 11/23 21:46