※ 引述《proach (p.roach)》之銘言： : ※ 引述《a000tt (努力)》之銘言： : : 我知道verilog用Xilinx可以測時間 : : verilog轉到schematic是否可以測power? : 看不懂這句話 orz : : 我們老師要我測 : : verilog要怎們測power or Enengy? : : 感謝感謝 : 其實你這樣問實在是很難回答 : Verilog測 power? 這就跟問某個 C++程式要花多少電力才能跑完一樣， : 一樣的程式，在不同的電腦上速度不同，功率消耗當然也不同，所以此題 : 無解，最多就是回答你某個寫法在某種 CPU上比較省電這樣吧。 : 如果你一定要有個結果，不妨這樣： : 在 Xilinx的環境下寫 Verilog, 挑選Device, synthesis : Xilinx有提供一個工具叫做 XPE, 或是其他工具, 可以估計 : 在一些情況下，該FPGA的耗電是多少。不同的 verilog coding style, : 不同的 code, 不同的 FPGA, 不同的 constrain下，答案都不同。 : http://www.xilinx.com/products/design_resources/power_central/index.htm : 還有，連Xilinx都不保證這個估計的結果有多正確，就是大家高興 : 歡樂一下 :) 其實啊 從電子學的一個公式 P = 0.5*f*Ctot*Vdd^2 每個製程的Ctot(所有gate的電容總和)都不同 然後這個f隨時脈不同 （而且對於同一個系統、CLK，處理不同工作所造程的等效f也不同） 更別說隨著你的coding、constraint（要省面積還是時間） 消耗功率也會不同 然後，full custom技術好的話 power、speed會比verilog、EDA工具作出來的好 （但是你會累死） -- ◢ υ◣ 老伴啊，我們的孩子孵不出來耶… 、〝◢ ◣ 嗚…我沒問題啊！ ◢◣◢˙ ◣ 你到底吃了什麼？ ((◢ ﹊﹊﹊ ◥╯ 是台灣的問題… ◢◤ ◥ ◥ ◤ ╯ 〃◢◤◢◢◤◤◣◣ ◢◤◤ ╱◥ ◣ ●●● ◢ 〃 ◤ ▌◣◥◣◣ ◢▆ ◥◤ ╯ ◤ ◢ ◥#####●●●●######◤ ◥ ◥ ◥ ▆◣ ▂▃▁￡▃￡▁▂▃◥▁◣ ◣#############◢ ◢▁◣▂▁▃▁η▂η▁▃▁ ψcafelife --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 122.116.95.114