※ 引述《proach (p.roach)》之铭言： : ※ 引述《a000tt (努力)》之铭言： : : 我知道verilog用Xilinx可以测时间 : : verilog转到schematic是否可以测power? : 看不懂这句话 orz : : 我们老师要我测 : : verilog要怎们测power or Enengy? : : 感谢感谢 : 其实你这样问实在是很难回答 : Verilog测 power? 这就跟问某个 C++程式要花多少电力才能跑完一样， : 一样的程式，在不同的电脑上速度不同，功率消耗当然也不同，所以此题 : 无解，最多就是回答你某个写法在某种 CPU上比较省电这样吧。 : 如果你一定要有个结果，不妨这样： : 在 Xilinx的环境下写 Verilog, 挑选Device, synthesis : Xilinx有提供一个工具叫做 XPE, 或是其他工具, 可以估计 : 在一些情况下，该FPGA的耗电是多少。不同的 verilog coding style, : 不同的 code, 不同的 FPGA, 不同的 constrain下，答案都不同。 : http://www.xilinx.com/products/design_resources/power_central/index.htm : 还有，连Xilinx都不保证这个估计的结果有多正确，就是大家高兴 : 欢乐一下 :) 其实啊 从电子学的一个公式 P = 0.5*f*Ctot*Vdd^2 每个制程的Ctot(所有gate的电容总和)都不同 然後这个f随时脉不同 （而且对於同一个系统、CLK，处理不同工作所造程的等效f也不同） 更别说随着你的coding、constraint（要省面积还是时间） 消耗功率也会不同 然後，full custom技术好的话 power、speed会比verilog、EDA工具作出来的好 （但是你会累死） -- ◢ υ◣ 老伴啊，我们的孩子孵不出来耶… 、〝◢ ◣ 呜…我没问题啊！ ◢◣◢˙ ◣ 你到底吃了什麽？ ((◢ ﹊﹊﹊ ◥╯ 是台湾的问题… ◢◤ ◥ ◥ ◤ ╯ 〃◢◤◢◢◤◤◣◣ ◢◤◤ ╱◥ ◣ ●●● ◢ 〃 ◤ ▌◣◥◣◣ ◢▆ ◥◤ ╯ ◤ ◢ ◥#####●●●●######◤ ◥ ◥ ◥ ▆◣ ▂▃▁￡▃￡▁▂▃◥▁◣ ◣#############◢ ◢▁◣▂▁▃▁η▂η▁▃▁ ψcafelife --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 122.116.95.114