作者proach (p.roach)
看板Electronics
標題Re: [問題] 請問用verilog如何測power
時間Thu Nov 13 15:21:28 2008
※ 引述《a000tt (努力)》之銘言：
: 我知道verilog用Xilinx可以測時間
: verilog轉到schematic是否可以測power?
看不懂這句話 orz
: 我們老師要我測
: verilog要怎們測power or Enengy?
: 感謝感謝
其實你這樣問實在是很難回答
Verilog測 power? 這就跟問某個 C++程式要花多少電力才能跑完一樣，
一樣的程式，在不同的電腦上速度不同，功率消耗當然也不同，所以此題
無解，最多就是回答你某個寫法在某種 CPU上比較省電這樣吧。
如果你一定要有個結果，不妨這樣：
在 Xilinx的環境下寫 Verilog, 挑選Device, synthesis
Xilinx有提供一個工具叫做 XPE, 或是其他工具, 可以估計
在一些情況下，該FPGA的耗電是多少。不同的 verilog coding style,
不同的 code, 不同的 FPGA, 不同的 constrain下，答案都不同。
http://www.xilinx.com/products/design_resources/power_central/index.htm
還有，連Xilinx都不保證這個估計的結果有多正確，就是大家高興
歡樂一下 :)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.160.67.66
1F：→ a000tt:感謝回答 11/13 18:32
2F：推 JE2K:丟進去prime power跑就知道啦 11/13 19:08
3F：推 CompileUltra:推樓上 11/13 23:56
4F：推 bighead319:其實PP的數據會低估，你layout完跑postsim，用PP跟 11/14 00:34
5F：→ bighead319:encounter去分析power，跟等chip回來實際去量測數據比 11/14 00:36