作者proach (p.roach)
看板Electronics
标题Re: [问题] 请问用verilog如何测power
时间Thu Nov 13 15:21:28 2008
※ 引述《a000tt (努力)》之铭言：
: 我知道verilog用Xilinx可以测时间
: verilog转到schematic是否可以测power?
看不懂这句话 orz
: 我们老师要我测
: verilog要怎们测power or Enengy?
: 感谢感谢
其实你这样问实在是很难回答
Verilog测 power? 这就跟问某个 C++程式要花多少电力才能跑完一样，
一样的程式，在不同的电脑上速度不同，功率消耗当然也不同，所以此题
无解，最多就是回答你某个写法在某种 CPU上比较省电这样吧。
如果你一定要有个结果，不妨这样：
在 Xilinx的环境下写 Verilog, 挑选Device, synthesis
Xilinx有提供一个工具叫做 XPE, 或是其他工具, 可以估计
在一些情况下，该FPGA的耗电是多少。不同的 verilog coding style,
不同的 code, 不同的 FPGA, 不同的 constrain下，答案都不同。
http://www.xilinx.com/products/design_resources/power_central/index.htm
还有，连Xilinx都不保证这个估计的结果有多正确，就是大家高兴
欢乐一下 :)
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 118.160.67.66
1F：→ a000tt:感谢回答 11/13 18:32
2F：推 JE2K:丢进去prime power跑就知道啦 11/13 19:08
3F：推 CompileUltra:推楼上 11/13 23:56
4F：推 bighead319:其实PP的数据会低估，你layout完跑postsim，用PP跟 11/14 00:34
5F：→ bighead319:encounter去分析power，跟等chip回来实际去量测数据比 11/14 00:36