作者SiriusJinn (假斯汀)
看板Electronics
標題[問題] 可讀verilog然後跑出電路圖
時間Tue Nov 4 20:38:36 2008
假如我用verilog打了一個基本邏輯閘語言
然後可以用軟體讀取
就可秀出實際上的電路圖模樣(有AND、OR之類的邏輯閘)
之前我有用過 LeonardoSpectrum 可以跑出圖
還有什麼軟體可以呢？
ModelSim可以嗎？
想看看實際的圖，不然看SDF檔都不知delay是從哪到哪
謝謝回答！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.120.32.174
1F：推 bighead319:用design_vision 把gui打開就可以了 11/04 23:01
2F：→ SiriusJinn:是哪個軟體？不知可否說明白些 = = 謝謝了 11/05 01:49
3F：→ atomic:dv 那是在工作站上跑的軟體 11/05 12:17
4F：→ sasako:一樓說的軟體是工作站Linux系統下用的 11/05 12:17
5F：→ sasako:你隨便google一下 就會知道了... 11/05 12:18
6F：→ sasako:大部分寫verilog code的人 應該都是在工作站環境下跑 11/05 12:20
7F：→ sasako:畢竟在那種環境 有verdi輔助debug 11/05 12:21
8F：→ SiriusJinn:謝謝樓上的回答 ^^ 我去試試看 11/05 12:27
9F：→ jeryuan:debussy或verdi可以轉~ 11/11 00:02