作者SiriusJinn (假斯汀)
看板Electronics
标题[问题] 可读verilog然後跑出电路图
时间Tue Nov 4 20:38:36 2008
假如我用verilog打了一个基本逻辑闸语言
然後可以用软体读取
就可秀出实际上的电路图模样(有AND、OR之类的逻辑闸)
之前我有用过 LeonardoSpectrum 可以跑出图
还有什麽软体可以呢？
ModelSim可以吗？
想看看实际的图，不然看SDF档都不知delay是从哪到哪
谢谢回答！
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.120.32.174
1F：推 bighead319:用design_vision 把gui打开就可以了 11/04 23:01
2F：→ SiriusJinn:是哪个软体？不知可否说明白些 = = 谢谢了 11/05 01:49
3F：→ atomic:dv 那是在工作站上跑的软体 11/05 12:17
4F：→ sasako:一楼说的软体是工作站Linux系统下用的 11/05 12:17
5F：→ sasako:你随便google一下 就会知道了... 11/05 12:18
6F：→ sasako:大部分写verilog code的人 应该都是在工作站环境下跑 11/05 12:20
7F：→ sasako:毕竟在那种环境 有verdi辅助debug 11/05 12:21
8F：→ SiriusJinn:谢谢楼上的回答 ^^ 我去试试看 11/05 12:27
9F：→ jeryuan:debussy或verdi可以转~ 11/11 00:02