作者Vampirespit (Vampirespit)
站內Electronics
標題[問題] 除了pipeline 還可以怎麼加快HDL合成電路的clk?
時間Sat Jul 19 19:03:52 2008
想請問各位編寫HDL的高手
除了pipeline
還可以用什麼方式加快HDL合成電路的clk(執行速度)?
給我一個方向吧 感恩^___^
--
╭◢ ═ ◣╮ 伸卡小王子!! ╭═ ◢█═◢██◣══════════════╮
║█◢◣█╰═════════╯ ◢██ █◥█ ║
║████ ◢█◣ ◢█◣ ◢█◣◢█◤█ █ █ ╴ ║
║████ █◢█ █▌█ █▌█ █▌ █ █ █ 3☆ ￣ρ▄
║
║◥◤◥◤ ◥◤◥ ◥▌◤ ◥██ ████▌█◣█ ˙ ╰〈╭▄﹀ ║
╰════════════ ▄◤══◢█◣◥██◤══════════════╯
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 125.230.144.61
1F：→ MasterChang:用pipeline也不會提升「clock」的極限... 07/19 19:23
2F：推 truesword:CLK跟執行速度不一樣喔 07/20 13:44