作者Vampirespit (Vampirespit)
站内Electronics
标题[问题] 除了pipeline 还可以怎麽加快HDL合成电路的clk?
时间Sat Jul 19 19:03:52 2008
想请问各位编写HDL的高手
除了pipeline
还可以用什麽方式加快HDL合成电路的clk(执行速度)?
给我一个方向吧 感恩^___^
--
╭◢ ═ ◣╮ 伸卡小王子!! ╭═ ◢█═◢██◣══════════════╮
║█◢◣█╰═════════╯ ◢██ █◥█ ║
║████ ◢█◣ ◢█◣ ◢█◣◢█◤█ █ █ ╴ ║
║████ █◢█ █▌█ █▌█ █▌ █ █ █ 3☆ ￣ρ▄
║
║◥◤◥◤ ◥◤◥ ◥▌◤ ◥██ ████▌█◣█ ˙ ╰〈╭▄﹀ ║
╰════════════ ▄◤══◢█◣◥██◤══════════════╯
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 125.230.144.61
1F：→ MasterChang:用pipeline也不会提升「clock」的极限... 07/19 19:23
2F：推 truesword:CLK跟执行速度不一样喔 07/20 13:44