作者wxyz666 (vff )
看板Electronics
標題[問題]乘法器實做與合成
時間Wed May 28 23:11:10 2008
請問大家
Full custom 和 cell base 實做出來的乘法器那個快
如果以先進製程來看的話
一、完全以Full Csutom design
二、寫verilog code合成，但是只寫"*"
三、寫Verilog code，並且完整的寫出架構
不知道速度相差多少
有老師說一比較快，也有老師說二比較好
希望可以知道快是快多少，因為有學長用二可以合成到 1ns (10*10 .18製程)
但是我覺得不太可能，不知道是怎麼做的
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.71.28
1F：推 tkhan:如果你功力夠，1比較快.. 05/28 23:27
2F：→ tkhan:合到1ns的乘法器是?X?.. 05/28 23:27
3F：推 hyffdmy:功力差的人 一也有可能很慢... 05/29 01:00
4F：推 nature0702:1 面積會比較小 不過也看layout 功力 05/29 01:01
5F：→ wxyz666:我也覺得一比較快呀，可是一直被人說不好，囧 05/29 01:40
6F：→ wxyz666:難道是最近CAD軟體進步神速，所以是我落後了嗎？ 05/29 01:41
※ 編輯: wxyz666 來自: 61.231.96.52 (05/29 01:43)
7F：推 pow:時間 而且時間就是金錢（人力要花錢） 05/29 04:51
8F：→ pow:而且全部custom雖然很快很快 可是沒辦法保證performance 05/29 04:52
9F：推 AppleFox:CAD軟體 真的是越來越聰明勒 05/29 10:03
10F：→ wxyz666:沒辦法保證Performance是因為製程的問題嗎？不是很清楚 05/29 14:03