作者wxyz666 (vff )
看板Electronics
标题[问题]乘法器实做与合成
时间Wed May 28 23:11:10 2008
请问大家
Full custom 和 cell base 实做出来的乘法器那个快
如果以先进制程来看的话
一、完全以Full Csutom design
二、写verilog code合成，但是只写"*"
三、写Verilog code，并且完整的写出架构
不知道速度相差多少
有老师说一比较快，也有老师说二比较好
希望可以知道快是快多少，因为有学长用二可以合成到 1ns (10*10 .18制程)
但是我觉得不太可能，不知道是怎麽做的
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.115.71.28
1F：推 tkhan:如果你功力够，1比较快.. 05/28 23:27
2F：→ tkhan:合到1ns的乘法器是?X?.. 05/28 23:27
3F：推 hyffdmy:功力差的人 一也有可能很慢... 05/29 01:00
4F：推 nature0702:1 面积会比较小 不过也看layout 功力 05/29 01:01
5F：→ wxyz666:我也觉得一比较快呀，可是一直被人说不好，囧 05/29 01:40
6F：→ wxyz666:难道是最近CAD软体进步神速，所以是我落後了吗？ 05/29 01:41
※ 编辑: wxyz666 来自: 61.231.96.52 (05/29 01:43)
7F：推 pow:时间 而且时间就是金钱（人力要花钱） 05/29 04:51
8F：→ pow:而且全部custom虽然很快很快 可是没办法保证performance 05/29 04:52
9F：推 AppleFox:CAD软体 真的是越来越聪明勒 05/29 10:03
10F：→ wxyz666:没办法保证Performance是因为制程的问题吗？不是很清楚 05/29 14:03