※ 引述《aaming (............)》之銘言： : 請問兩容值相同的電容串聯 : 在等效上是容值減半的效果 : 達到這樣的效果有什麼缺點嗎? : 兩電容相連間的點可浮動嗎? 浮動會有缺點嗎?? : (個人認為可以, 因為可以相連極板可以視為不同介電係數層, 但是我不是很有信心@@) : 因為在LAYOUT時想到電容如果太小的話怕受到mismatch影響 : 想說用兩電容串連來實現似乎會好一點. : 麻煩了解的大大告知ㄧ下, 感謝! 個人覺得這應該跟layout無關，跟該電路在電氣特性上的要求有關，好比你說的該相 連的節點會有電位浮動的問題。 建議原po可以了解一下是在什麼樣的電路要使用電容串聯的，好比分壓器(divider) 用[電阻分壓]與[電容分壓]在結果是一樣的，但...嘿嘿...還是有不同點。 最後，在劃電容時，是有可以克服mismatch的方法-->那只是layout 排列與位置的問題。 補充一下: 就IC layout而言，電容有兩種畫法 1.thin film capacitor: 金屬電容，poly電容，diffusion電容 2.junction capacitor: 借用MOS或BJT的逆偏壓電容 or 閘極電容 前者需要額外的製程支援，但製程偏移造成的電容值誤差約10%內， 後者可以跟CMOS相容，但製程篇移會造成誤差值達30%，各有利弊。 -- 在臺灣，何謂R&D工程師? 1.Reverse and Decap :IC反相工程，去膠，打開封裝，拍照，複製電路佈局。 2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。 3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話! 4.Relax and Delay :太過於輕鬆(Relax)，那麼就會Random Death (隨時陣亡) 但是外派到大陸的臺彎郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割! --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.66.222.12