※ 引述《aaming (............)》之铭言： : 请问两容值相同的电容串联 : 在等效上是容值减半的效果 : 达到这样的效果有什麽缺点吗? : 两电容相连间的点可浮动吗? 浮动会有缺点吗?? : (个人认为可以, 因为可以相连极板可以视为不同介电系数层, 但是我不是很有信心@@) : 因为在LAYOUT时想到电容如果太小的话怕受到mismatch影响 : 想说用两电容串连来实现似乎会好一点. : 麻烦了解的大大告知ㄧ下, 感谢! 个人觉得这应该跟layout无关，跟该电路在电气特性上的要求有关，好比你说的该相 连的节点会有电位浮动的问题。 建议原po可以了解一下是在什麽样的电路要使用电容串联的，好比分压器(divider) 用[电阻分压]与[电容分压]在结果是一样的，但...嘿嘿...还是有不同点。 最後，在划电容时，是有可以克服mismatch的方法-->那只是layout 排列与位置的问题。 补充一下: 就IC layout而言，电容有两种画法 1.thin film capacitor: 金属电容，poly电容，diffusion电容 2.junction capacitor: 借用MOS或BJT的逆偏压电容 or 闸极电容 前者需要额外的制程支援，但制程偏移造成的电容值误差约10%内， 後者可以跟CMOS相容，但制程篇移会造成误差值达30%，各有利弊。 -- 在台湾，何谓R&D工程师? 1.Reverse and Decap :IC反相工程，去胶，打开封装，拍照，复制电路布局。 2.Resign and Die :没死的就操到辞职，没辞职的就操到死。 3.Rework and Debug :计画永远跟不上变化，变化永远跟不上老板的一句话! 4.Relax and Delay :太过於轻松(Relax)，那麽就会Random Death (随时阵亡) 但是外派到大陆的台弯郎，晚上是R (鸭)陪客户，白天是D (猪)任人宰割! --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 203.66.222.12