作者icetofux (豆腐)
看板Electronics
標題[請益] verilog如何在一個always判斷觸發源？
時間Thu Apr 17 23:10:04 2008
input in0,in1;
reg a;
always@(in0)
begin
a=0;
end
always@(in1)
begin
a=1;
end
在軟體模擬上，compile會通過，也能進行波形模擬，但是以donwload用的軟體去進行
compile，則會告訴不能讓兩個always敘述去變動同一個變數值。
如果我想改成：
always@(in0 or in1)
begin
...
end
我要怎麼去判斷到底是in0有動作還是in1有動作而進入always敘述呢？
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.167.86.219
1F：推 yun224:原本狀況： in0 in1有可能同時成立..這樣會出問題 04/18 00:20
2F：→ sasako:compile會對也只是語法沒錯 但是這根本跑不出東西 04/18 00:28