作者icetofux (豆腐)
看板Electronics
标题[请益] verilog如何在一个always判断触发源？
时间Thu Apr 17 23:10:04 2008
input in0,in1;
reg a;
always@(in0)
begin
a=0;
end
always@(in1)
begin
a=1;
end
在软体模拟上，compile会通过，也能进行波形模拟，但是以donwload用的软体去进行
compile，则会告诉不能让两个always叙述去变动同一个变数值。
如果我想改成：
always@(in0 or in1)
begin
...
end
我要怎麽去判断到底是in0有动作还是in1有动作而进入always叙述呢？
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 218.167.86.219
1F：推 yun224:原本状况： in0 in1有可能同时成立..这样会出问题 04/18 00:20
2F：→ sasako:compile会对也只是语法没错 但是这根本跑不出东西 04/18 00:28