作者anddyy (ALi)
看板Electronics
標題Re: [問題] 導通緩衝電路如何設計?
時間Mon Jan 28 20:10:22 2008
降低電晶體切換損失，最主要的是降低EMI干擾，因為降低di/dt與dv/dt
看你是要以哪一種緩衝電路來設計，一般以RDC來搭配是最簡單的
※ 引述《a93620037 (阿海)》之銘言：
: 請問一下有沒有加導通緩衝電路的差別是什麼?
: 那要如何設計呢?
: 請高手分享一下設計導通緩衝電路的經驗
: 謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.134.28.156
1F：推 a93620037:我是想用RDC來搭配~但就是那些值不知道要怎麼選用XD 01/28 20:16
2F：→ a93620037:聽說是要try and error...但依據是甚麼呢?y 01/28 20:17
3F：→ anddyy:我起初也是找了很多PAPER關於設計RDC 但最後還是try&error 01/28 23:10
4F：→ anddyy:二極體比較沒問題不要用萬用二極體4xxx R約15~100內 01/28 23:12
5F：→ anddyy:電容小於0.1u 電容是關鍵 太大會導致MOSFET來不關閉！！ 01/28 23:14
6F：→ anddyy:正統作法是看MOSFET切換震盪波形頻率f 以10*f為參數設計RC 01/28 23:15
7F：推 a93620037:可以推薦你找的paper嗎?...我想更了解他的原理 01/29 10:08
8F：推 zesipr:使用RDC緩衝電路只是把切換損失轉移到RDC上而已 01/29 22:04
9F：→ zesipr:整體效率並不會提升 01/29 22:05
10F：→ anddyy:google "snubber"就有滿多資料了 01/30 11:07
11F：→ anddyy:有一本電力電子的書有稍微介紹到作者eparc電力電子學概論 01/30 11:41