作者anddyy (ALi)
看板Electronics
标题Re: [问题] 导通缓冲电路如何设计?
时间Mon Jan 28 20:10:22 2008
降低电晶体切换损失，最主要的是降低EMI干扰，因为降低di/dt与dv/dt
看你是要以哪一种缓冲电路来设计，一般以RDC来搭配是最简单的
※ 引述《a93620037 (阿海)》之铭言：
: 请问一下有没有加导通缓冲电路的差别是什麽?
: 那要如何设计呢?
: 请高手分享一下设计导通缓冲电路的经验
: 谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.134.28.156
1F：推 a93620037:我是想用RDC来搭配~但就是那些值不知道要怎麽选用XD 01/28 20:16
2F：→ a93620037:听说是要try and error...但依据是甚麽呢?y 01/28 20:17
3F：→ anddyy:我起初也是找了很多PAPER关於设计RDC 但最後还是try&error 01/28 23:10
4F：→ anddyy:二极体比较没问题不要用万用二极体4xxx R约15~100内 01/28 23:12
5F：→ anddyy:电容小於0.1u 电容是关键 太大会导致MOSFET来不关闭！！ 01/28 23:14
6F：→ anddyy:正统作法是看MOSFET切换震荡波形频率f 以10*f为参数设计RC 01/28 23:15
7F：推 a93620037:可以推荐你找的paper吗?...我想更了解他的原理 01/29 10:08
8F：推 zesipr:使用RDC缓冲电路只是把切换损失转移到RDC上而已 01/29 22:04
9F：→ zesipr:整体效率并不会提升 01/29 22:05
10F：→ anddyy:google "snubber"就有满多资料了 01/30 11:07
11F：→ anddyy:有一本电力电子的书有稍微介绍到作者eparc电力电子学概论 01/30 11:41