※ 引述《solame (一切都講fu)》之銘言： : ※ 引述《charleshu (Analog Engineer)》之銘言： : : 你量的是電路圖上的哪個點呢? IC 的 OUTPUT 嗎? 還是MOSFET的VGS呢? 你量的是 : : high side? 還是low side呢? : : 你是怎麼量的呢? 你的probe 有cal好嗎? 若是量 high side 的Vgs,你的probe 是 : : differential probe嗎? 這些都會有影響這些波形的判讀. : : 假如你量的是一個high side switch 和一個 low side switch的Vgs的話,其實從波形上看 : : 來是還好,假如對 Tr不滿意的話,略為減小兩個22 Ohm的值即可改善. 但上升與下降的越快 : : ,EMI會越差,且對Layout會更敏感.可能會因為spike而誤動作或破壞零件. : : 你可能需要提供更詳細的資訊,以便別人有機會對你提供更具體的協助. : 我所量的波形是MOS的VGS，黃色是LO，粉紅色是HO : 有人做過相關的電路嗎？這部分應該是屬於電力電子的converter... : 謝謝！ 1.請問你為什麼想改善波形的上升時間呢? 除非你在CCM動作,上升時間可能會嚴重影響效率.若非如此,無論是DCM或 在ZVS或ZCS模式下,VGS的上升時間並不是非常重要的問題. 早年(10幾年前),BJT時代,Tr 與 Tf 只要在轉換週期的5%以下,就算是可以 接受的. 就算是現在,Tr與Tf也只要滿足效率上的需求與滿足SOA即可,甚至還常常需 要限制Tr與Tf. 2.你有試著減小那兩個22 ohm電阻嗎? 就如我前文所寫的,只要減小它們,Tr就會有大幅的改善,若將它們改為 0 ohm,理論上 Tr 就會約略等同於 Tf,也就是說Vgs的上升曲線就會約略 等同於現在的下降曲線. 你試過了嗎? 不過我想最重要的還是問題1. 先想清楚戰略,再來考慮戰術問題. 先想清楚為什麼 再來考慮如何做... --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 221.169.217.133