作者horsehead ( NNNN)
看板Electronics
標題[問題] 關於FPGA時序的問題
時間Wed Oct 3 14:22:00 2007
各位板上的高手 我是個使用FPGA的新手 使用的是 ALTERA 的 PFGA 而我做了一個
簡單的電路 就是INPUT 通過兩個 D 型正反器後輸出 ,在 QUARTAS II 的 CALASSIC
TIMING ANALYER 分析後 看他的 TIMING REPORT 裡的 tco 選項 發覺他算這個信
號的延遲時間是依據時脈最初的進入晶片的進入點的正緣觸發後 經過 tco 的時間量
信號才通過正反器到達輸出端 , 而我的疑問是為什麼他比較的CLOCK信號是最初的進入
晶片的進入點 , 而不是以第二級正反器的 CLOCK 信號正緣觸發後來算呢 ?是因為考慮到
CLOCK SKEW 的問題嗎 ? 如過今天他 CLOCK 的參考點是以他通過的正反器的時脈信號
為準(以我這例子為第二級正反器的時脈信號) 那會有什麼樣的問題發生呢 ? 最後還有
一個小問題是 source synchronization 是什麼樣的觀念呀 ?
問題有點多 而我也想了很就想不太出來 >< 還希望板上的前輩們能夠多多賜教 ,
給晚輩我指導一下
感恩 <(_ _)>
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.70.66.55
1F：→ zerocustom00:剛剛翻了一下Tco的定義應該是第二個FlipFlop的CLK非 10/03 16:19
2F：→ zerocustom00:第一個FlipFlop算起. 10/03 16:21
3F：→ zerocustom00:Source Sync.的情況譬如你有兩個以上的Clock domain. 10/03 16:21
4F：→ zerocustom00:當較慢Clock的資料要進入較快或是不同Clock domain 10/03 16:22
5F：→ zerocustom00:做處理時.這時你就需要做個Synchronizer. 10/03 16:23
6F：→ zerocustom00:For Setup/Hold interval metastability. 10/03 16:25
7F：→ horsehead:不過QUARTAS II 的Tco算法不是標準那樣 ,他是看時脈進入 10/03 16:25
8F：→ horsehead:晶片一開始的點,我想可能是這樣分析系統比較方便吧..因 10/03 16:27
9F：→ horsehead:因為每個暫存器都會有時脈的相差...都用同一個來看比較 10/03 16:28
10F：→ horsehead:好分析..我猜的啦..其實我也不知道是否真的如此 10/03 16:29
11F：→ horsehead:因為我一開始也是跟你想的一樣,但是我老大說不是 @@ 10/03 16:31
12F：→ zerocustom00:他仍是以第一個Clk做基準.但是是加上到第二個FF的 10/03 16:50
13F：→ zerocustom00:Clock Skew. 10/03 16:51
14F：→ zerocustom00:如果有書面資料的話翻翻會比較有系統好了解. 10/03 16:52
15F：→ horsehead:不過我老大說他是把輸出時間去減掉第一級clock起來的時 10/03 17:42
16F：→ horsehead:間來當TCO耶...這也是我很CONFUSE的地方@@ 10/03 17:44
17F：→ horsehead:我猜是因為晶片是黑盒子外面只能知道他灌進去的Clk起來 10/03 17:46
18F：→ horsehead:時間跟他出來的延遲時間..所以他才用第一級吧..我猜的 10/03 17:48
19F：→ zerocustom00:對啊. 10/04 08:38
20F：→ zerocustom00:你老闆說的對.就是以所謂第一級的clock為基準. 10/04 08:38
21F：→ zerocustom00:但是如果第二個進入的clock有skew的話就要納入考慮. 10/04 08:39
22F：→ zerocustom00:所以如果沒有clock delay問題的話.就不需考慮了. 10/04 08:45