作者horsehead ( NNNN)
看板Electronics
标题[问题] 关於FPGA时序的问题
时间Wed Oct 3 14:22:00 2007
各位板上的高手 我是个使用FPGA的新手 使用的是 ALTERA 的 PFGA 而我做了一个
简单的电路 就是INPUT 通过两个 D 型正反器後输出 ,在 QUARTAS II 的 CALASSIC
TIMING ANALYER 分析後 看他的 TIMING REPORT 里的 tco 选项 发觉他算这个信
号的延迟时间是依据时脉最初的进入晶片的进入点的正缘触发後 经过 tco 的时间量
信号才通过正反器到达输出端 , 而我的疑问是为什麽他比较的CLOCK信号是最初的进入
晶片的进入点 , 而不是以第二级正反器的 CLOCK 信号正缘触发後来算呢 ?是因为考虑到
CLOCK SKEW 的问题吗 ? 如过今天他 CLOCK 的参考点是以他通过的正反器的时脉信号
为准(以我这例子为第二级正反器的时脉信号) 那会有什麽样的问题发生呢 ? 最後还有
一个小问题是 source synchronization 是什麽样的观念呀 ?
问题有点多 而我也想了很就想不太出来 >< 还希望板上的前辈们能够多多赐教 ,
给晚辈我指导一下
感恩 <(_ _)>
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 203.70.66.55
1F：→ zerocustom00:刚刚翻了一下Tco的定义应该是第二个FlipFlop的CLK非 10/03 16:19
2F：→ zerocustom00:第一个FlipFlop算起. 10/03 16:21
3F：→ zerocustom00:Source Sync.的情况譬如你有两个以上的Clock domain. 10/03 16:21
4F：→ zerocustom00:当较慢Clock的资料要进入较快或是不同Clock domain 10/03 16:22
5F：→ zerocustom00:做处理时.这时你就需要做个Synchronizer. 10/03 16:23
6F：→ zerocustom00:For Setup/Hold interval metastability. 10/03 16:25
7F：→ horsehead:不过QUARTAS II 的Tco算法不是标准那样 ,他是看时脉进入 10/03 16:25
8F：→ horsehead:晶片一开始的点,我想可能是这样分析系统比较方便吧..因 10/03 16:27
9F：→ horsehead:因为每个暂存器都会有时脉的相差...都用同一个来看比较 10/03 16:28
10F：→ horsehead:好分析..我猜的啦..其实我也不知道是否真的如此 10/03 16:29
11F：→ horsehead:因为我一开始也是跟你想的一样,但是我老大说不是 @@ 10/03 16:31
12F：→ zerocustom00:他仍是以第一个Clk做基准.但是是加上到第二个FF的 10/03 16:50
13F：→ zerocustom00:Clock Skew. 10/03 16:51
14F：→ zerocustom00:如果有书面资料的话翻翻会比较有系统好了解. 10/03 16:52
15F：→ horsehead:不过我老大说他是把输出时间去减掉第一级clock起来的时 10/03 17:42
16F：→ horsehead:间来当TCO耶...这也是我很CONFUSE的地方@@ 10/03 17:44
17F：→ horsehead:我猜是因为晶片是黑盒子外面只能知道他灌进去的Clk起来 10/03 17:46
18F：→ horsehead:时间跟他出来的延迟时间..所以他才用第一级吧..我猜的 10/03 17:48
19F：→ zerocustom00:对啊. 10/04 08:38
20F：→ zerocustom00:你老板说的对.就是以所谓第一级的clock为基准. 10/04 08:38
21F：→ zerocustom00:但是如果第二个进入的clock有skew的话就要纳入考虑. 10/04 08:39
22F：→ zerocustom00:所以如果没有clock delay问题的话.就不需考虑了. 10/04 08:45