作者niceguy (niceguy)
看板Electronics
標題[問題] layout的N-well & P-well相關問題
時間Mon Oct 1 17:12:24 2007
大家好!!!
小弟有些關於layout時P-well與N-well的問題想跟大家請教一下
雖然之前有問過了 但還是希望能讓自己觀念的清楚一些!!
====================================================
LATI. 2 {@ N-well PICK-UP to PMOS max space < 20um
PASD NOT NPKUP
}
LATI. 3 {@ P-well PICK-UP to NMOS max space < 20um
NASD NOT PPKUP
}
====================================================
第一個的意思是是要在N-well內要將Vdd打至OD(Diffusion)並用"NIMP"包起來
且要跟PIMP包起來的PMOS距離小於20um 是這個意思嗎？
第二個的意思是只要在P-well內要將Gnd打至OD(Diffusion)並用"PIMP"包起來
且鰾跟NIMP包起來的NMOS距離小於20um 是這個意思嗎？
另外 還有個問題... N-well我清楚它的範圍 但是P-well是指???
還有NIMP跟PIMP到底是指什麼啊@@?
我只知PMOS跟Gnd要用PIMP NMOS跟Vdd要用NIMP 然而為什麼要這樣用呢?
應該有物理意義吧?
不好意思 因為我是自學 所以上來請教各位前輩
希望為小弟解惑 謝謝!!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.120.13.224
1F：推 mimio1004:以前有修過課 Rule還滿複雜的 10/01 18:04
2F：推 ilovecatch:PDK的文件拿出來翻一下 會有說明.. 10/01 20:27
3F：→ chern121:就..重参雜阿,降低導電跟做元件 10/02 01:11
4F：→ chern121:嗯,降低電阻不是降低導電 10/02 01:24
5F：推 niceguy:感謝樓上幾位指教!!! 10/02 12:34