作者niceguy (niceguy)
看板Electronics
标题[问题] layout的N-well & P-well相关问题
时间Mon Oct 1 17:12:24 2007
大家好!!!
小弟有些关於layout时P-well与N-well的问题想跟大家请教一下
虽然之前有问过了 但还是希望能让自己观念的清楚一些!!
====================================================
LATI. 2 {@ N-well PICK-UP to PMOS max space < 20um
PASD NOT NPKUP
}
LATI. 3 {@ P-well PICK-UP to NMOS max space < 20um
NASD NOT PPKUP
}
====================================================
第一个的意思是是要在N-well内要将Vdd打至OD(Diffusion)并用"NIMP"包起来
且要跟PIMP包起来的PMOS距离小於20um 是这个意思吗？
第二个的意思是只要在P-well内要将Gnd打至OD(Diffusion)并用"PIMP"包起来
且鳔跟NIMP包起来的NMOS距离小於20um 是这个意思吗？
另外 还有个问题... N-well我清楚它的范围 但是P-well是指???
还有NIMP跟PIMP到底是指什麽啊@@?
我只知PMOS跟Gnd要用PIMP NMOS跟Vdd要用NIMP 然而为什麽要这样用呢?
应该有物理意义吧?
不好意思 因为我是自学 所以上来请教各位前辈
希望为小弟解惑 谢谢!!!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.120.13.224
1F：推 mimio1004:以前有修过课 Rule还满复杂的 10/01 18:04
2F：推 ilovecatch:PDK的文件拿出来翻一下 会有说明.. 10/01 20:27
3F：→ chern121:就..重参杂阿,降低导电跟做元件 10/02 01:11
4F：→ chern121:嗯,降低电阻不是降低导电 10/02 01:24
5F：推 niceguy:感谢楼上几位指教!!! 10/02 12:34