作者acelp (未來，一直來一直來)
看板Electronics
標題Re: [問題] CPLD在POWER ON問題
時間Wed May 23 12:52:49 2007
讓CPLD在power on時 reset拉比較長一點
那就沒有剛power on還是暫態導致邏輯無法控制
IO也不會自己無緣無故推1出來點led
而再reset時 讓IO變成input 這樣也不會導致led亂閃
事實上方法很多種 IO不是uncontrollable
※ 引述《MasterChang (我愛ASM)》之銘言：
: ※ 引述《CuckooBoy (阿書)》之銘言：
: : 不知道三態閘對於輸出......要怎麼接
: : 假如我的輸出是P , 它有三個端點嘛...假如是AB 與一個控制C
: : P => A =>B
: : 那C要去接誰......才能達到像大大所說的........不會讓LED閃一下呢?
: 把I/O設計成Tri-State的Latch就可以了，讓系統一開始就在高組
: 態。若你的LED是負邏輯設計，應該是不會亮的。或是直接用74373
: 跟LED信號輸入相連(在CPLD設計中，非真實I/O)
: 另有關3.3V 電源設計，若你是用基納來穩壓，由於CPLD有最小耗
: 電流，還有LED的消耗電流問題。你要計算消耗電流。
: 5V---R--------3.3V Let R = 100R
: | I = (5-3.3)/100 = 17 mA
: D 3.3 Pr= 1.7V*17mA = 28.9 mW
: |
: GND
: 假設CPLD在100Mhz操作下消耗1W，I = 1/3.3V = 0.3 A = 300mA
: 每顆LED消耗20mA計算，總耗電流 300+20*8=460mA。
: 用基納穩壓的R及R本身的功耗就是大問題。一般電子材料行有賣
: 3.3V穩壓IC，用正規元件才是上策。
: 17mA離這要求差太遠了...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.69.97.52