让CPLD在power on时 reset拉比较长一点 那就没有刚power on还是暂态导致逻辑无法控制 IO也不会自己无缘无故推1出来点led 而再reset时 让IO变成input 这样也不会导致led乱闪 事实上方法很多种 IO不是uncontrollable ※ 引述《MasterChang (我爱ASM)》之铭言： : ※ 引述《CuckooBoy (阿书)》之铭言： : : 不知道三态闸对於输出......要怎麽接 : : 假如我的输出是P , 它有三个端点嘛...假如是AB 与一个控制C : : P => A =>B : : 那C要去接谁......才能达到像大大所说的........不会让LED闪一下呢? : 把I/O设计成Tri-State的Latch就可以了，让系统一开始就在高组 : 态。若你的LED是负逻辑设计，应该是不会亮的。或是直接用74373 : 跟LED信号输入相连(在CPLD设计中，非真实I/O) : 另有关3.3V 电源设计，若你是用基纳来稳压，由於CPLD有最小耗 : 电流，还有LED的消耗电流问题。你要计算消耗电流。 : 5V---R--------3.3V Let R = 100R : | I = (5-3.3)/100 = 17 mA : D 3.3 Pr= 1.7V*17mA = 28.9 mW : | : GND : 假设CPLD在100Mhz操作下消耗1W，I = 1/3.3V = 0.3 A = 300mA : 每颗LED消耗20mA计算，总耗电流 300+20*8=460mA。 : 用基纳稳压的R及R本身的功耗就是大问题。一般电子材料行有卖 : 3.3V稳压IC，用正规元件才是上策。 : 17mA离这要求差太远了... --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 203.69.97.52