首先，感謝各位版友詳細的回答：） 不過目前奇怪的地方是 DIBL的效應是Vd↑，Vth↓ 但目前模擬出來的結果則是Vd↑，Vth↑ 我不知道有什麼機制會產生這樣的結果。 我猜會不會是medici本身，因為EXTRACT指令使用線性逼近算Vth而導致的錯誤 不過因為不太了解程式的量測方式，所以也沒辦法做確定， 現在是想試試看其他方法像gm max或經驗法則去算出Vth。 真的很謝謝大家熱心回答，如果有其他想法也請不吝提供出來：） ※ 引述《Sai000 (╮(-_-)╭)》之銘言： : ※ 引述《koal (嚕啦啦)》之銘言： : : 各位版友好， : : 我在使用medici模擬NMOS的時候， : : 在不同的Vd下，計算出來的Vth也不同， : : 請問有沒有人知道原因呢？ : : 通道長度：1μm : : 接面厚度(junction):0.34μm : : Na：3E16 : : 氧化層厚度：0.025μm : : 問題：Vd=0.5 Vth=0.4 : : Vd=1.5 Vth=1 : : 謝謝大家 : 很開心找到個也是用TCAD進行模擬的同伴 : 如果有問題 不妨可以交流交流^^ : 廢話不多說 剛剛某版友已提出最主要的關鍵解答DIBL效應 : 不才在下為了多賺點P幣 就詳細的說明一下 : 如有不明白或不正確的地方 煩請各版友提點 <(_ _)> : MOSFET元件的閘極電壓小於臨限電壓時，基板在源極與汲極之間會形成一位能障， : 以限制電子由源極流向汲極。在長通道元件中，汲極接面處的空乏層寬度並不會 : 影響位能障高度(barrir height)；然而，當短通道MOSFET的汲極電壓增加時，因 : 為空乏層與位能障高度過度接近，使得源極和通道之間的能障下降。 : 在源極與通道間的表面能障會有個下降量， : 這就是所謂的汲極引發能障衰退(Drain Induced Barrier Lowering DIBL)。 : 如此一來，則會有過量的載子電荷注入通道中，引起次臨限電流的增加， : 而造成在短通道元件中，臨限電壓會隨著汲極電壓的升高而下降。 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.134.30.220