作者Ohwil ( )
看板Electronics
標題[問題] coding style
時間Sun May 13 22:44:56 2007
有關verilog裡的
想問一下coding style到底具體來說是怎樣呢？
always裡面不能太複雜？
要complete assignment?
到底是怎麼看的....?
不懂ing
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.168.216.141
1F：→ tkhan:找書來看.. 05/13 22:47
2F：推 luckyBF:多看程式別人的程式!!不過別看到壞的coding style那種XD 05/13 22:57
3F：推 ckcson:最基本的就是1.blocking和non-blocking 2.Full case 05/14 13:03
4F：→ ckcson:3.top module單純只用來描述各模組的接線關係 05/14 13:04
5F：→ ckcson:其實你只要知道什麼樣的寫法會產生什麼樣的電路,就會有最基 05/14 13:05
6F：→ ckcson:本的好的Coding Style 05/14 13:06