作者Ohwil ( )
看板Electronics
标题[问题] coding style
时间Sun May 13 22:44:56 2007
有关verilog里的
想问一下coding style到底具体来说是怎样呢？
always里面不能太复杂？
要complete assignment?
到底是怎麽看的....?
不懂ing
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 218.168.216.141
1F：→ tkhan:找书来看.. 05/13 22:47
2F：推 luckyBF:多看程式别人的程式!!不过别看到坏的coding style那种XD 05/13 22:57
3F：推 ckcson:最基本的就是1.blocking和non-blocking 2.Full case 05/14 13:03
4F：→ ckcson:3.top module单纯只用来描述各模组的接线关系 05/14 13:04
5F：→ ckcson:其实你只要知道什麽样的写法会产生什麽样的电路,就会有最基 05/14 13:05
6F：→ ckcson:本的好的Coding Style 05/14 13:06