作者Yariv (月下看春秋)
看板Electronics
標題[問題] 請問關於Flip-flop
時間Wed Apr 25 08:49:30 2007
一般而言
FF具有setup time 與hold time的特性
也就是在clock trigger之前與之後
input與output分別要穩定的時間
請問這個現象 是否能用物理解釋呢
看了一些VLSI的課本
似乎都沒有做解釋
覺得還頗神氣的
謝囉
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.5.71
1F：推 luckyBF:看看CMOS的結構~我想應該是short circuit那邊吧 04/25 09:00
2F：推 pow:你去研究一下transistor如何運作就知道了 04/25 11:22
3F：推 ckl12345:好像每本 VLSI 課本都有解釋, 看 transistor-level 圖 04/25 18:09