作者Yariv (月下看春秋)
看板Electronics
标题[问题] 请问关於Flip-flop
时间Wed Apr 25 08:49:30 2007
一般而言
FF具有setup time 与hold time的特性
也就是在clock trigger之前与之後
input与output分别要稳定的时间
请问这个现象 是否能用物理解释呢
看了一些VLSI的课本
似乎都没有做解释
觉得还颇神气的
谢罗
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.5.71
1F：推 luckyBF:看看CMOS的结构~我想应该是short circuit那边吧 04/25 09:00
2F：推 pow:你去研究一下transistor如何运作就知道了 04/25 11:22
3F：推 ckl12345:好像每本 VLSI 课本都有解释, 看 transistor-level 图 04/25 18:09