作者skyhook (長臂兒)
站內Electronics
標題[問題] 關於Layout的問題
時間Mon Apr 16 01:33:26 2007
我想問一下版上的各位大大
當我們再畫Layout時
PMOS在設計上 都會比NMOS大
那麼我想問一下
利用寬度(W/L)與利用Multiplier來調整P/N ratio
當兩種的設計方式使P/N ratio相同時 模擬的結果卻不太相同
兩者的差異差在哪裡? 是內部的寄生電容或雜散電容所造成嗎?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 163.25.118.136
1F：推 polarfox:沒記的話應該是寄生電容會有差(請強者糾正..) 04/16 07:54
2F：推 TEMmode:junction電容和gate poly的寄生電阻會有差異 04/16 08:47
3F：推 titansan:使用的model不一樣 詳細可以看.l檔 ex: nch.1, nch.2,.. 04/16 11:56
4F：推 JSSC: 3樓正解 04/16 16:09
5F：推 TEMmode:3F正解 04/16 16:36
6F：推 skyhook:感謝樓上各位的回答!! 04/17 01:24
7F：→ rickhsu:模擬結果不一樣是正常.但是若是論準確度的話..用m=x比較好 04/20 13:20
8F：→ rickhsu:作model時會取出幾種size的點來作..這幾個點外的模擬值 04/20 13:21
9F：→ rickhsu:是用公式bimX來推估.所以比較不準. 04/20 13:22
10F：→ rickhsu:用m=x雖然成本(面積)比較高.沒有太大成本壓力時還是優先用 04/20 13:23
11F：→ rickhsu:以上m=x比較準是指作model的那幾個size點而已..其他不算 04/20 13:44