作者skyhook (长臂儿)
站内Electronics
标题[问题] 关於Layout的问题
时间Mon Apr 16 01:33:26 2007
我想问一下版上的各位大大
当我们再画Layout时
PMOS在设计上 都会比NMOS大
那麽我想问一下
利用宽度(W/L)与利用Multiplier来调整P/N ratio
当两种的设计方式使P/N ratio相同时 模拟的结果却不太相同
两者的差异差在哪里? 是内部的寄生电容或杂散电容所造成吗?
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 163.25.118.136
1F：推 polarfox:没记的话应该是寄生电容会有差(请强者纠正..) 04/16 07:54
2F：推 TEMmode:junction电容和gate poly的寄生电阻会有差异 04/16 08:47
3F：推 titansan:使用的model不一样 详细可以看.l档 ex: nch.1, nch.2,.. 04/16 11:56
4F：推 JSSC: 3楼正解 04/16 16:09
5F：推 TEMmode:3F正解 04/16 16:36
6F：推 skyhook:感谢楼上各位的回答!! 04/17 01:24
7F：→ rickhsu:模拟结果不一样是正常.但是若是论准确度的话..用m=x比较好 04/20 13:20
8F：→ rickhsu:作model时会取出几种size的点来作..这几个点外的模拟值 04/20 13:21
9F：→ rickhsu:是用公式bimX来推估.所以比较不准. 04/20 13:22
10F：→ rickhsu:用m=x虽然成本(面积)比较高.没有太大成本压力时还是优先用 04/20 13:23
11F：→ rickhsu:以上m=x比较准是指作model的那几个size点而已..其他不算 04/20 13:44