※ 引述《CuckooBoy (阿書)》之銘言： : 之前用過Xilinx ISE裡編testbench,自動連modelsim5.7g SE 作波形模擬 : 如法砲制....想說QuartusII 6.0 跟Modelsim 6.0 SE可以這樣做 : 晚上上網查了一些資料,目前QuartusII 6.0 在complier時會自動開啟modelsim : testbench我也設好了,但是它只作開啟....modelsim,並沒有把波形結果... : 如圖, http://ilook.tw/hb8m : 是否請大大幫忙一下,感覺就差一步就完成了!! : 因為之前都用Xilinx ISE,QuartusII 6.0不太熟...所以也不知道怎麼解決這問題 : 可不可以告訴我......開啟modelsim之後要選什麼才可模擬出波形 : 或者哪邊設定.....可以直接波形出來... : 之前 Xilinx ISE裡編testbench 之後他就會自動秀出波形,進modelsim不用特別選什麼 : QuartusII 6.0還要特別選什麼嗎? : 如果步驟很多,可以直接寫信到我信箱....感謝!! 我查了一下Quartus II說明書用外部的EDA tool - ModelSim模擬的方法，比 Xilinx ISE + ModelSim複雜。 如果是用Quartus II產生的波形(副檔名.vwf)， 要先export成Verilog testbench(.v或.vt)。 方法：Quartus II->File->Export->xxx.vt 然後再設定: Quartus II->Assignments->Settings->Simulation: Run gate-level ...打勾 NativeLink Settings要選「Compile test bench」， 然後再按「Test Benchs ...」->New ... 然後test bench name與test bench instance好像可以亂填， 但是test bench entity一定要填剛才export的xxx.vt中 某個有「???_vlg_vec_tst」字樣的module。這樣就設定結束了。 然後就可以開始compile、simulate。 Quartus II->Processing->Start compilation http://web.cc.ncu.edu.tw/~93501025/QuartusII.png -- 《金剛經》離一切諸相，則名諸佛。 http://web.cc.ncu.edu.tw/~93501025/jg.doc --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.115.130.69 ※ 編輯: zxvc 來自: 140.115.130.69 (03/01 20:02) ※ 編輯: zxvc 來自: 122.116.13.117 (02/25 22:13)