※ 引述《CuckooBoy (阿书)》之铭言： : 之前用过Xilinx ISE里编testbench,自动连modelsim5.7g SE 作波形模拟 : 如法炮制....想说QuartusII 6.0 跟Modelsim 6.0 SE可以这样做 : 晚上上网查了一些资料,目前QuartusII 6.0 在complier时会自动开启modelsim : testbench我也设好了,但是它只作开启....modelsim,并没有把波形结果... : 如图, http://ilook.tw/hb8m : 是否请大大帮忙一下,感觉就差一步就完成了!! : 因为之前都用Xilinx ISE,QuartusII 6.0不太熟...所以也不知道怎麽解决这问题 : 可不可以告诉我......开启modelsim之後要选什麽才可模拟出波形 : 或者哪边设定.....可以直接波形出来... : 之前 Xilinx ISE里编testbench 之後他就会自动秀出波形,进modelsim不用特别选什麽 : QuartusII 6.0还要特别选什麽吗? : 如果步骤很多,可以直接写信到我信箱....感谢!! 我查了一下Quartus II说明书用外部的EDA tool - ModelSim模拟的方法，比 Xilinx ISE + ModelSim复杂。 如果是用Quartus II产生的波形(副档名.vwf)， 要先export成Verilog testbench(.v或.vt)。 方法：Quartus II->File->Export->xxx.vt 然後再设定: Quartus II->Assignments->Settings->Simulation: Run gate-level ...打勾 NativeLink Settings要选「Compile test bench」， 然後再按「Test Benchs ...」->New ... 然後test bench name与test bench instance好像可以乱填， 但是test bench entity一定要填刚才export的xxx.vt中 某个有「???_vlg_vec_tst」字样的module。这样就设定结束了。 然後就可以开始compile、simulate。 Quartus II->Processing->Start compilation http://web.cc.ncu.edu.tw/~93501025/QuartusII.png -- 《金刚经》离一切诸相，则名诸佛。 http://web.cc.ncu.edu.tw/~93501025/jg.doc --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.115.130.69 ※ 编辑: zxvc 来自: 140.115.130.69 (03/01 20:02) ※ 编辑: zxvc 来自: 122.116.13.117 (02/25 22:13)