作者duffrose (膩不藥罐)
看板Electronics
標題[問題] verilog gate level netlist to cadence composer
時間Tue Nov 28 10:17:16 2006
我有一個verilog gate level netlist, 請問要如何在cadence composer裡面看到接線，
就像在debussy裡面看到(schematic view)的是一樣的。
--
膩不藥罐
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.130.173.174